台積電衝刺先進制程之餘，同步加大先進封裝投資力度，並扶植弘塑、精測、萬潤及旺矽等本土設備／材料商，建構完整生態系，成為綁住蘋果等大客戶訂單的重要利器。

台積電已宣佈，今年資本支出達 150 億美元至 160 億美元，其中 10% 用於先進封裝，換算金額高達新臺幣 480 億元；同時，因應南科產能擴建，將在南科興建 3D 封測新產線，並在龍潭、竹南持續擴充先進封測規模。

台積電強調，進入第五代行動通訊（5G）時代之後，很多高速運算、車載晶片都需要 5 奈米以下先進制程，甚至行動裝置也整合 AI 及醫療診斷等強大功能的晶片，並利用先進封裝技術，和其他不同的晶片堆疊在一起，讓摩爾定律再延伸。

有鑑於此，台積電正逐步加大先進封測投資，同時培植一批本土設備／材料廠，緊密形成利益共用的生態系，成為台積電打敗三星，在全球晶圓代工獨佔鰲頭的利器。

首先看你導線與封裝技術整合，據台積電介紹，公司在導線互連間距密度和系統尺寸上持續升級晶圓級系統整合技術（WLSI），推動系統性能向前演進超越了摩爾定律。WLSI 利用前段三維（3D）整合，系統整合晶片（TSMC-SoIC）和後段三維整合而開發出創新技術，包括整合型扇出（InFO）和 CoWoS 技術。台積公司擁有最先進制程的晶圓／晶片，以及混合匹配的前段三維和後段三維系統整合，客戶可以利用台積公司獨特的從晶圓到封裝的整合式服務來打造具差異化的產品。

其次，據半導體業者透露，被台積電視為下世代 5G 新應用必備的 SOIC （系統單晶片）封裝技術，堪稱台積電讓持續在晶圓代工獨霸的先進封裝技術。這項先進封裝是一種晶圓對晶圓（Wafer-on-wafer）的鍵合技術，也是台積電推出 CoWoS 的延伸，是一種 3D IC 制程技術，可以讓台積電具備直接為客戶生產 3D IC 的能力。

據台積電介紹，系統整合晶片（TSMC-SoIC）是一種創新的晶圓級封裝技術，將多個小晶片（Chiplet）整合成一個面積更小與輪廓更薄的系統單晶片，透過此項技術，7 納米、5 納米甚至 3 納米的先進系統單晶片能夠與多階層、多功能晶片整合，可實現高速、高頻寬、低功耗、高間距密度、最小佔用空間的異質三維積體電路。有別于傳統的封裝技術，TSMC-SoIC 是以關鍵的銅到銅接合結構，搭配矽導孔（Through-Silicon-Via, TSV）以實現最先進的 3D IC 技術。目前台積公司已完成 TSMC-SoIC 制程認證，開發出微米級接合間距（bonding pitch）制程，並獲得極高的電性良率與可靠度數據，展現了台積公司已準備就緒，具備為任何潛在客戶用 TSMC-SoIC 生產的能力。

據瞭解，SoIC 技術除了採用矽穿孔（TSV）技術，可以達到無凸起的鍵合結構，可以把很多不同性質的臨近晶片整合在一起，而且用了很多台積電與材料商共同開發的獨門材料，把不同晶片整合，達到在相同的體積，增加多倍以上的性能，等於摩爾定律的延伸。

第三，矽仲介層（Si Interposer）與 CoWoS 也是台積電封裝倚仗的利器。

2019 年，由於高效能運算（HPC）與人工智慧（AI）市場的快速成長，CoWoS 需求持續強勁，該產品類別的獨特要求包括將具有最高運算能力的邏輯晶片與具有最大容量和頻寬的記憶體晶片整合在一起，而這正是 CoWoS 的優勢所在。為了滿足持續增加的生產需求，先進後段晶圓廠 AP3 和 AP5 與最初的 CoWoS 晶圓廠 AP1 合力提供客戶所需的 CoWoS 產能。

在技術方面，第四代 CoWoS 藉由擴大矽仲介層的尺寸而進一步提高封裝整體性能，仲介層面積高達 1,700 平方毫米，其大小足以容納一個全光罩（full-reticle）尺寸的系統單晶片和多達六個三維（3D）高頻寬記憶體（HBM）的堆疊。正在開發的第五代 CoWoS 的仲介層面積高達 2,400 平方毫米，並同時考慮了新的晶片架構，例如小晶片、系統整合晶片、以及第三代高頻寬記憶體（HBM3）。

第四，先進扇出與整合型扇出（InFO）封裝技術自然不用提。

2019 年，台積公司持續領先全球大量生產第四代整合型扇出層疊封裝技術（InFO-PoP Gen-4）以支援行動應用處理器與整合型扇出暨基板封裝技術（InFO_oS）高效能運算（HPC）晶粒分割的應用。第五代 InFO-PoP 和第二代 InFO_oS 也分別通過了認證，支援行動應用和高效能運算應用。根據第五代 InFO-PoP 認證，此技術可以具有更小的封裝尺寸，更多的接腳數和更好的電源完整性（power integrity）。

第二代 InFO_oS 提供了更多的晶粒分割整合於更大的封裝尺寸和更高的頻寬上。持續開發具有更細間距晶粒到晶粒互連的多晶粒異質整合成就了無基板的嶄新整合型扇出技術，支援消費性應用。新世代整合式被動元件技術（Integrated Passive Device, IPD）提供高密度電容器和低有效串聯電感（Effective Series Inductance, ESL）以增強電性，並已通過 InFO-PoP 認證。AI 與 5G 行動應用將受惠於強化的 InFO-PoP 技術，新世代 IPD 預計於 2020 開始進入大量生產。

最後，我們來瞭解一下臺積電的先進導線技術。

據台積電介紹，為了強化客戶的競爭力，台積公司透過導線技術架構的創新與新材料的開發，提供先進導線技術以提升晶片效能。創新的電力分佈網路（PDN）方案在於減低傳統作法上的高壓降與電阻電容延遲，並利用更好的佈線資源來改善線路密度。新材料包括金屬與介電質材料，開發著重於結實的低介電材料與較低等效電容結構。

除了金屬阻絕層的開發之外，台積公司亦研發單金屬元素、雙元與三元合金。先進技術研究電晶體結構及材料的創新持續提升先進邏輯技術的效能並降低功耗。台積公司在二維材料及納米碳管電晶體的研究一直走在業界前端。

2019 年，台積公司在超大型積體電路技術研討會（Symposia on VLSI Technology, VLSI）發表了使用有區域選擇的通道化學氣相沉積技術成長在二氧化矽 / 矽基板上的 40 納米通道長度上方閘極二硫化鎢 p 通道場效電晶體的首次展示。沒有使用二維材料層轉移，此直接化學氣相沉積技術更適合量產。

台積公司也在 2019 年舉行的國際電子元件會議（International Electron Device Meeting, IEDM）成功率先展示使用後段制程相容的低溫低成本和高遷移率的後段制程納米碳管電晶體在先進的 28 納米矽邏輯電路上進行異質整合。台積公司持續尋找支援人工智慧和高效能運算的新興高密度、非揮發性記憶體硬體加速器。台積公司的先進技術研究可望為持續密度微縮、提升效能、降低功耗鋪路，提供先進邏輯技術以支援行動與高效能運算應用。

而目前，三星也在先進封裝上加大投入，以期和台積電一較高下。