先進封裝在 BLR 階段的挑戰

2020-08-17

   

最主要的是翹曲(Warpage)的挑戰。多晶片模組、系統級封裝與 Fan-in/Fan-out 等先進封裝透過推疊兩個或更多不同功能晶片,並以雷射垂直導通孔(Through Silicon Via; TSV)進行結合,這樣的元件使用的材料相當複雜且多元,當遇到溫度的變化因材料本身熱膨脹係數不同(CTE)就會產生翹曲(Warpage),若選擇不好的材料有可能翹曲過大而導致後續 SMT 電路板的結合異常。

   

另一方面,5G 技術針對較高頻電路板材料也是挑戰之一。電路板應用於車載中除了必須考量訊號衰減的因素外,更需要關心的是在高溫的環境中是否也有翹曲的狀況發生。 

     

不正常的翹曲的確會造成可靠度驗證的風險,導致元件與電路板在實際驗證時會有極大落差。過去的作法是先按規範實作,設計出電路板,客戶端有問題再逐一調整修正,直到做出可實際應用的電路板,而這種作法勢必耗費大量的人力與時間資源。

   

文章banner_工作區域 1_工作區域 1.jpg