集成扇出型封裝(InFO)技術是什麼?

2020-12-22

low_banner_工作區域 1.jpg

   

說到InFO技術,就不得不提到FOWLP。

Fan Out WLP的英文全稱為(Fan-Out Wafer Level Packaging;FOWLP),中文全稱為(扇出型晶圓級封裝),其採取拉線出來的方式,成本相對便宜;FOWLP可以讓多種不同裸晶,做成像WLP制程一般埋進去,等於減一層封裝,假設放置多顆裸晶,等於省了多層封裝,有助於降低客戶成本。此時唯一會影響IC成本的因素則為裸晶大小。

    

DIGITIMES Research觀察,系統級封裝(System in Package;SiP)結合內嵌式(Embedded)印刷電路板(Printed Circuit Board;PCB)技術雖符合移動設備小型化需求,然於供應鏈與成本存在問題,另一方面,扇出型晶圓級封裝不僅設計難度低於矽穿孔(Through Silicon Via;TSV) 3D IC,且接近2.5D IC概念與相對有助降低成本。

FOWLP封裝最早在2009~2010年由Intel提出,僅用於手機基帶晶片封裝。

   

2013年起,全球各主要封測廠積極擴充FOWLP產能,主要是為了滿足中低價智慧型手機市場,對於成本的嚴苛要求。FOWLP由於不須使用載板材料,因此可節省近30%封裝成本,且封裝厚度也更加輕薄,有助於提升晶片商產品競爭力。

    

台積電(TSMC)在扇出型晶圓級封裝領域投入並開發了集成扇出型(Integrated Fan-Out, InFO)封裝技術 ,改變了晶圓級封裝的市場格局。隨著InFO技術的大規模應用,以及嵌入式晶圓級球柵陣列(eWLB)技術的進一步發展,一批新廠商和扇出型晶圓級封裝技術可能將進入市場。台積電的扇出型晶圓級封裝解決方案被稱為InFO,已用於蘋果iPhone 7系列手機的A10應用處理器封裝,其量產始於2016年。

台積電在2014年宣傳InFO技術進入量產準備時,稱重佈線層(RDL)間距(pitch)更小(如10微米),且封裝體厚度更薄。

     

InFO給予了多個晶片集成封裝的空間,比如:8mm x 8mm平臺可用於射頻和無線晶片的封裝,15mm x 15mm可用于應用處理器和基帶晶片封裝,而更大尺寸如25mm x 25mm用於圖形處理器和網路等應用的晶片封裝。

        

2016年可以說是扇出型封裝市場的轉捩點,蘋果和台積電的加入改變了該技術的應用狀況,可能將使市場開始逐漸接受扇出型封裝技術。扇出型封裝市場將分化發展成兩種類型:

- 扇出型封裝“核心”市場,包括基帶、電源管理及射頻收發器等單晶片應用。該市場是扇出型晶圓級封裝解決方案的主要應用領域,並將保持穩定的增長趨勢。

- 扇出型封裝“高密度”市場,始於蘋果公司APE,包括處理器、記憶體等輸入輸出資料量更大的應用。該市場具有較大的不確定性,需要新的集成解決方案和高性能扇出型封裝解決方案。但是,該市場具有很大的市場潛力。

     

扇出型封裝的挑戰

雖然FOWLP可滿足更多I/O數量之需求。然而,如果要大量應用FOWLP技術,首先必須克服以下之各種挑戰問題:

(1) 焊接點的熱機械行為: 因FOWLP的結構與BGA構裝相似,所以FOWLP焊接點的熱機械行為與BGA構裝相同,FOWLP中焊球的關鍵位置在矽晶片面積的下方,其最大熱膨脹係數不匹配點會發生在矽晶片與PCB之間。

(2) 晶片位置之精確度: 在重新建構晶圓時,必須要維持晶片從持取及放置(Pick and Place)於載具上的位置不發生偏移,甚至在鑄模作業時,也不可發生偏移。因為介電層開口,導線重新分佈層(Redistribution Layer; RDL)與焊錫開口(Solder Opening)製作,皆使用黃光微影技術,光罩對準晶圓及曝光都是一次性,所以對於晶片位置之精確度要求非常高。

(3) 晶圓的翹曲行為: 人工重新建構晶圓的翹曲(Warpage)行為,也是一項重大挑戰,因為重新建構晶圓含有塑膠、矽及金屬材料,其矽與膠體之比例在X、Y、Z三方向不同,鑄模在加熱及冷卻時之熱漲冷縮會影響晶圓的翹曲行為。

(4) 膠體的剝落現象: 在常壓時被膠體及其他聚合物所吸收的水份,在經過220~260℃迴焊(Reflow)時,水份會瞬間氣化,進而產生高的內部蒸氣壓,如果膠體組成不良,則易有膠體剝落之現象產生。

此外,市場的發展也給FOWLP封裝技術帶來了一定的挑戰。

      

根據麥姆斯諮詢的一份報告顯示。儘管扇入型封裝技術的增長步伐到目前為止還很穩定,但是 全球半導體市場的轉變,以及未來應用不確定性因素的增長,將不可避免的影響扇入型封裝技術的未來前景。

       

隨著智慧手機出貨量增長從 2013 年的 35% 下降至 2016 年的8%,預計到 2020 年這一數字將進一步下降至 6%,智慧手機市場引領的扇入型封裝技術應用正日趨飽和。儘管預期的高增長並不樂觀,但是智慧手機仍是半導體產業發展的主要驅動力,預計 2020 年智能手機的出貨量將達 20 億部。