隨著半導體小型化以及5G應用的升溫，扇出型封裝受到了廣泛的關注。扇出型封裝有高密度和低密度兩種。低密度封裝是指I/O數量小於500個、線寬和間距大於8um的封裝類型。通常用於電源管理IC和一些射頻模組，而高密度的扇出形封裝，如TSMC InFO是市場的統治者。

扇出形封裝並非是一種很新的技術，2000年代中期Freescale和Infineon分別推出了業界的首批扇出型封裝。2006年Freescale引入了RCP（Redistributed Chip Package），2010年Freescale授權Nepes使用RCP生產雷達和物聯網模組。Infineon的eWLB是為手機的基帶晶片設計的，目前仍有一個200mm的eWLB生產線用於生產雷達模組。

2007年, Infineon將技術授權給ASE，一年後又與statschipack簽訂類似協議，後來又授權給了Nanium, Nanium後來被Amkor收購。此外，SPIL正在開發一種TPI-FO技術（SPIL已被ASE合併）。ASE與Deca（Cypress Semiconductor子公司）一起致力於另外一種低密度扇形技術，稱為M-Series。大陸封測廠天水華天開發了eSiFO技術，矽晶圓刻蝕後，晶片逐顆放入，隨後被封起來。JCAP開發了FO ECP技術。JCAP是JCET的一部分，JCET收購了Statschipak。真正讓Fan-out技術火起來的是2016年TSMC將InFO技術用於蘋果A10處理器的量產，使得該市場規模2017年增長了3.5倍而備受關注。

Fan-Out扇出型技術分為晶圓級扇出型和板級扇出型技術。目前量產的大多為晶圓級扇出型產品，板級目前尚面臨眾多挑戰，各大公司均在開發中。這裡“扇出”的概念是相對“Fan-In扇入”而言。“扇入”RDL只能向內走線，當I/O數量達到200左右，層間間距在0.6mm時，扇入式封裝就有些力不從心了。但在扇出型封裝中，RDL既可以向內走線，也可以向外走線，從而可以實現更多的I/O，以及更薄的封裝。 

扇出型技術面臨的主要挑戰就是晶圓的翹曲以及晶片偏移問題，給後續的RDL光刻和對準帶來了挑戰。RDL的製備主要通過兩種方法：一種是曝光機光刻，一種是鐳射成像/燒蝕。 曝光機目前有兩種：一種是掩膜對準曝光機（Aligner），一種是步進式曝光機（Stepper）。其中掩膜對準曝光機很難達到3μm以下的線寬和線距，更先進的應用將轉為步進式的光刻機。目前5um/5um線寬線距生產幾乎沒有任何問題，2um/2um範圍的RDL也在生產中，1μm/1μm以下挑戰則較大。 鐳射直接成像（Laser Direct Imaging）是另一種用於封裝的光刻技術。鐳射成像類似於直寫或無掩模(maskless)光刻。它不需要直接使用掩模版就能實現在晶片上進行加工，因此削減了封裝成本。鐳射成像可以解決扇出型封裝中的晶片偏移問題。

目前，扇出型封裝已經成為熱點方向，國際大廠紛紛加大佈局。2019年4月22日，三星電子收購三星電機的半導體扇出型面板級（FOPLP）事業。2016年5月ASE與Deca建立了深入合作。2017年2月Amkor收購Nanium加強佈局扇出型封裝。2017年2月Veeco收購扇出型封裝光刻設備領導者Ultratech。2018年9月，臺灣力成全球首座FOPLP制程的量產基地動土，總投入500億元。中國企業也積極跟進，2017年9月華進半導體FOWLP項目落地徐州。2018年9月南通通富微電子有限公司投資25.8億啟動二期專案建設，新建扇出型封裝生產線。2018年11月，華天科技（昆山）電子有限公司與江蘇微遠系統技術有限公司合作開發毫米波雷達晶片矽基扇出型封裝獲得成功。長電亦擁有扇出型技術。

Fan-out技術的應用比較廣泛，對於I/O數目比較少，RDL線寬線距通常大於10μm，可用於PMIC/RF/WIFI/PA/Audio等領域。智慧手機／平板中應用處理器和基帶可以採用ＦＯ－ＰｏＰ形式，ＲＤＬ線寬線距通常在５～１０μm之間。高端主要應用在高性能計算、網路、資料伺服器等，其ＲＤＬ線寬線距通常小於10μm。Ｆａｎ－ｏｕｔ技術除了封裝尺寸較小、較薄以外，可以用較細的ＲＤＬ，得高的Ｉ／Ｏ密度以及頻寬。