「製程也要講創新，特別是先進封裝；因為當中只要有一個裸片出包，整個 IC 都將報銷」，現階段傳統打線 (Bonding) 仍是大宗，佔 80%，但成長率只有 2.5%——汽車電子較無空間限制，有九成都屬於此類；NAND Flash 因成本考量也採用打線，但有密度要求的高頻寬記憶體 (HBM)就不適合。目前包括覆晶 (Flip Chip) 在內等先進封裝雖只佔 20%，不過後勢看好，將以兩位數成長，手機等通訊產品採用速度最快，以微型和邏輯元件佔比最大、其次是記憶體。 

先進封裝目前有三大挑戰：1.線徑越小、精度越重要，以免晶片放錯位置，但精度高會拖慢速度；2.裸片以熱壓鍵合 (TCB) 堆疊會有高應力、高熱壓問題，熱度經過層層累積，層數越多、負作用越大；3.使用助焊劑 (flex) 容易出現孔洞缺陷或殘留；4. 多層晶片堆疊，因各層的材質本身熱膨脹係數不同（CTE）就會產生翹曲（warpage）， 而當翹曲超過一定的幅度，就會造成 SMT 的焊接品質不良，也影響後續的可靠度測試結果。如何妥善安排這些溫度特性不同的材料依序堆疊，在加熱與散熱時不會互相影響，是相當嚴苛的技術挑戰。晶化科技研發的晶圓翹曲調控膜提供最佳的解決方案，可以調控各種封裝後翹曲程度, 以利後續RDL製程。