先進封裝是半導體創新的關鍵，對於彌合晶片與PCB之間的差距至關重要。半導體產業正開發用於微縮技術藍圖與功能藍圖的產品，儘管目前僅剩三家主要的半導體參與業者，且微縮步調已放緩，但微縮發展藍圖可望持續至7nm及更先進製程。

功能藍圖使用異質整合並受到先進封裝技術的支援，因而變得更加重要。的確，先進的半導體封裝可以透過增加功能性以及持續提高性能、同時降低成本來增加半導體產品的價值。在高階和低階市場上，業界正積極針對消費者、性能和專用應用開發各種多晶片封裝—系統級封裝(SiP)，這些應用將滿足與異質整合相關的功能性能以及更快的上市時間需求。

從各種先進封裝技術來看，覆晶封裝(flip-chip：FC)在2019年約佔市場營收的83%。但是，到了2025年，其市佔率將下滑至約77%，而3D堆疊和扇出的市佔率將從2015年分別為5%成長，到2025年分別達到10%和7%。3D堆疊和扇出將持續分別以令人印象深刻的21%和16%速度成長，穩步在各種應用中提高其被採用率。

3D堆疊市場的成長主要由3D記憶體——高頻寬記憶體(HBM)和3D DDR DRAM、基於2.5D中介層的裸晶分區和異質整合、3D SoC、Foveros、3D NAND和堆疊型CIS所帶動。受惠於不同商業模式的新進業者加入市場，扇出封裝市場也有望出現強勁成長。扇入式晶圓級封裝(WLP)主要由行動裝置主導，在2019-2025年期間的CAGR為3.2%。嵌入式晶片雖然市場規模較小，但預計未來五年，在電信和基礎設施、汽車和行動裝置市場帶動下，其CAGR將達到18%。

資料來源: EDN