在今年的《半導體先進製造技術創新》技術論壇上，長電科技技術開發總監陳棟發表演講，對FOWLP（Fan-Out Wafer Level Packaging，扇出型晶圓級封裝）及其發展趨勢與挑戰進行了介紹。

陳棟表示，封裝是晶片與PCB之間的橋樑，隨著先進制程節點的不斷推進，封裝技術正在向更高密度和更高集成度發展，尤其是摩爾定律正面臨成本與制程的瓶頸，“超越摩爾”（More  than Moore）被業內普遍接受，封裝變得越來越重要。

在這個過程中，如WLCSP（FI WLP），FO WLP，2.5D，3D等晶圓級先進封裝技術加速了封裝和半導體技術的進步。其中，FOWLP的關鍵特性在於：終端在實際的模區外部/內部，模區有封裝保護，RDL（重佈線層）用於連接。

按封裝計算，2020-2024年扇出型封裝出貨量將以15.5%的年複合增長率增長，到2024年達到344億個，按晶圓計算，同一時期年複合增長率達29.7%，2024年將達到383萬片12英寸當量晶圓，主要用於通信、消費、汽車、高性能計算和工業領域。

隨後，陳棟對標準密度扇出封裝（2D）（Standard-density Fan Out）（2D）、超高密度扇出封裝（2.5D）（Ultra High-density Fan Out）（2.5D）、層疊扇出封裝（3D）（Package on Package Fan Out）（3D），以及長電科技XDFOI™全系列極高密度扇出型封裝解決方案進行了介紹。

對於扇出型封裝發展趨勢以及面臨的挑戰，陳棟表示，更高的RDL密度、更多的RDL層數、更小的凸塊間距、更大的扇出尺寸以及先進架構是扇出型封裝當下的發展趨勢，而良率控制、檢驗，性能的可靠性，以及成本均是扇出型封裝面臨的挑戰。

資料來源: 愛集微