為配合積體電路高度積極化，元件腳數逐漸加多，DIP或陶瓷包裝已不敷使用。近幾年來幾種新的包裝出現，包括腳數多的為有四方平面包裝(QFP)、針格陣列(PGA)、球格陣列(BGA)、接線短的有導線在晶粒上面(LOC)，小型的有覆晶(flip chip)和晶粒大小的包裝(CSP)等，分別敘述如下：

1. 四方平面包裝(QFP)

英文全文是quad flat package。一種塑膠包裝積體電路，導線架的釘假分佈於晶粒焊墊的四周為了最多的腳數(多達160~300)，包裝體積大，釘腳間距(pitch)小，因此對增加腳數有一極限。目前已有漸被球格陣列(ball grid array,BGA)取代的趨勢。

2. 針格陣列(pin grid array)

一種積體電路的包裝形式，以耐高溫陶瓷為底材，底材的材料通常使用氧化鋁(AI₂Q₃)因為它的電性是絕緣的，而它的散熱非常迅速，針狀腳以陣列狀排列，腳的底材為鐵鎳合金，外層鍍金。PGA可使包裝的腳數大幅度增加。但因針長，易斷，漸有被相類似的球格陣列(BGA)所取代。

3. 球格陣列(BGA)

英文全文為ball grid array。也可譯為球柵陣列。以錫球代替導線架(lrad frame)或針，錫球在包裝墊片內部和焊線連接，以陣列型式平均分散在包裝整個或部分面積之內。如此可以增加積體電路接線的腳數，而不致有間距(pitch)太小的問題。

導線架在晶粒之上(LOC)

英文全文是lrad on chip。因積體電路接線太費時，要縮短線的長度，方法之一是將焊墊置於晶粒內部，而不是四週。在晶粒和釘架之間加一絕緣而耐高溫的聚亞醯胺膠帶(polyimide tape)，使兩者不致於短路。

覆晶(flip chip)

未完全省掉積體電路的焊線製程，將晶粒上的焊墊(焊錫隆點，solder bump)，以導電性接著劑(conductive adhesive)直接和釘架(lrad)連接的一種包裝。

覆晶用焊錫隆點有 1.共熔式(eutectic)，錫鉛比 63：37，熔點低(183°C)只需助焊劑，不必用焊錫膏(solder paste)。而且可用有機基板配合。2.高鉛式，錫鉛比 05：95，熔點高(310°C)，晶片和基板的焊接如要用直接加熱方式，基板必須耐高溫，或以先上焊錫膏在基板焊墊上，接合靠焊錫膏溶化，隆點本身並不熔化，可用有機物做基板材料。錫焊熔點冷卻凝固之後，在晶片與基板之間，焊錫隆點之腳距空間，還要填注充料(underfill)，以增強隆點的抗疲勞壽命。

晶粒大小的包裝(CSP)

英文全文是chip scale package。積體電路連包裝只約為晶粒尺寸的110~120%，包裝的目的只為了將晶粒轉移到下一個層次，如電路板，不再為了保護晶粒。目前CSP已大量的應用到電話卡、門刷卡、信用卡和提款卡，因為它有智慧，所以也稱為精明卡或流行卡(smart card)等。

薄小包裝(TSOP)

英文是thin small outline package。一種極薄且小的包裝。釘腳在兩側，以環氧樹脂塑膠(epoxy molding compound)完成封裝。

8.縮小型J形腳包裝I.C.(S.O.J.,small outline J-lead package)

因外腳彎成“J”字形，且外伸長度較一般I.C.為小而得名。是記憶I.C.的普遍化包裝形態，為配合表面黏著技術(surface mountung technology,SMT)的高度積度要求而誕生。