在電晶體尺寸持續微縮推進至2奈米的今天，晶片製造巨頭英特爾、台積電、三星都曾表示將在未來的製程節點發展晶背供電技術。晶背供電技術，即將電源供應網路移到晶片的背面。這一被視為下一代先進製程節點的關鍵技術被冠以"晶背供電網路"（Backside Power Delivery Network, BSPDN）的名稱。

面臨佈線壅塞的晶片前景

在目前的晶片架構下，供電與訊號線路都集中在晶片正面。然而，隨著晶片尺寸的不斷縮小，進入後段製程處理晶片最上層的互導連線時，佈線壅塞問題成為了瓶頸之一。為了解決這一問題，半導體產業積極尋求新技術，其中一項突破性技術就是將供電網路移到晶圓背面。

打破遊戲規則：晶背直接供電

晶背供電網路的概念最早由比利時微電子研究中心（imec）提出，並在2022年的IEEE國際超大型積體電路技術研討會（VLSI Symposium）中展示了一種晶背供電網路的設計方案。這一技術的核心思想是，通過奈米矽穿孔，將電源從晶背傳輸至嵌在前段製程的垂直導線埋入式電源軌（Buried Power Rail, BPR）。這樣一來，供電網路不再占用晶片正面空間，同時透過技術優化，實現更有效率的導線設計，迎接進一步尺寸微縮的挑戰。

晶片性能提升的關鍵：IR壓降問題的緩解

晶背供電網路的導線能夠採用更寬、電阻更小的設計，這有助於緩解影響處理器性能的IR壓降問題。為了使晶背電網更穩定且可靠，晶化科技研發了晶背增層膜，該膜能夠附著上晶背電網上，同時可以通過多層堆疊來創造更多的晶背電網，進一步提高晶片性能。

晶背供電網路的引入，被視為在2奈米製程節點下一代先進製程的重要技術突破。這一技術的應用有望改變晶片製造的遊戲規則，為半導體產業帶來全新的發展方向。